#14-1. 디커플링 커패시터 최적 위치 배치하기

앞서 디커플링 커패시터의 역할에 대해서 상세하게 포스팅을 했습니다. (궁금하신 분은  #14. Decoupling Capacitor (디커플링 커패시터) 쉽게 이해하기 :: 회로 설계 : 기초부터 실무까지! (tistory.com) 을 참고해주세요) 이번에는 디커플링 커패시터를 배치 할 때, IC의 VCC와 GND PIN 바로 근처에 배치하는 것이 가장 효과가 좋다고 설명하였는데 왜 그런지 상세하게 포스팅 해보려고 합니다.

 

먼저, 디커플링 커패시터가 없는 경우 회로 구성과 시뮬레이션 결과를 한 번 봅시다. 그림 1과 같이 DC-DC Converter와 평활 회로를 구성하고, PCB의 기생 인덕터 성분을 적당히 10nH로 가정합니다. MCU의 전류 변동은 그림 1의 우측 상단 그래프와 같이 2uS 마다 2A, 0A가 반복 된다고 가정해 봅시다. 이 회로를 시뮬레이션 해보면 그림 1의 우측 하단에 출력 전압(Vout) 그래프가 나옵니다. 3.3V가 나오도록 DC-DC Converter를 설계했는데 MCU의 전류 소모가 급격히 증가하거나 감소하는 시점에서 출력 전압(Vout) 역시 가파르게 감소하거나 증가하는 모습을 볼 수 있습니다. 이럴 때 MCU는 3.3V 공급을 받지 못해서 정상 동작을 하지 못하거나 허용 범위를 넘어서는 전압으로 인해 데미지를 받을 수 있습니다. 

 

[그림 1. 디커플링 커패시터 최적 위치]

 

따라서, 디커플링 커패시터를 삽입함으로써 이런 급격한 전압 드롭과 상승이 생기는 것을 방지해야 합니다. 가장 이상적인 디커플링 커패시터의 배치 방법은 그림 2와 같습니다. IC의 VCC Pin과 GND Pin에 최대한 가깝게 배치해서 PCB의 기생 인덕턴스 성분을 최소화 하는 것입니다.

 

[그림 2. 디커플링 커패시터 최적 위치]

 

이번에는 그림 2와 같이 디커플링 커패시터가 최적의 위치에 배치된 경우, 회로를 구성해 보고 시뮬레이션 결과를 살펴 봅니다.

 

[그림 3. 디커플링 커패시터 최적 위치 시 회로 구성 및 시뮬레이션 결과]

그림 1에서 PCB 기생 인덕터 성분에 의해 전압 드롭과 상승이 발생했는데 디커플링 커패시터를 추가함으로써 그림 3의 우측 하단과 같이 출력 전압(Vout2)에 급격한 전압 변동이 사라졌습니다. 이 것이 디커플링 커패시터의 훌륭한 효과 입니다. 자, 이제 디커플링 커패시터를 그림 4와 같이 MCU IC와 먼 곳에 배치했다고 가정해 봅시다.(실제로 이렇게 배치하는 사례가 굉장히 많습니다.)

 

[그림 4. 디커플링 커패시터와 IC 사이 간격이 멀어진 경우]

 

PCB의 라인이 상당히 길어졌기 때문에 디커플링 커패시터와 VCC 라인 그리고 디커플링 커패시터와 GND 라인 사이에 기생 인덕턴스 성분이 추가 되어야 합니다. 임의로 각 라인에 2nH씩 기생 인덕턴스 성분이 추가 됐다고 가정하고, 이를 회로로 모델링하면 그림 5와 같습니다.

 

[그림 5. 디커플링 커패시터와 IC 사이 간격이 멀어진 경우 회로 구성 및 시뮬레이션 결과]

그림 5 우측 하단의 시뮬레이션 결과 출력 전압(Vout1)을 보면 기생 인덕턴스 성분으로 인해 다시 급격한 전압 드롭 및 상승이 발생합니다. MCU에서 급격한 전류 변동 시 디커플링 커패시터에서 충분한 전류를 공급해 줘야 하는데 기생 인덕턴스 성분이 이러한 전류 흐름을 방해했기 때문이죠. 여기까지 시뮬레이션을 통해서 디커플링 커패시터를 반드시 IC 주변에 배치해야 하는 이유에 대해 알아보았습니다. 다음 번에는 적절한 디커플링 커패시터를 선정하는 방법에 대해 포스팅 해 보겠습니다~!